台湾专利TW201324783A 半導體裝置及其製造方法

专利PDF首页>>台湾专利

专利附录

专利说明

权利要求

类似技术

同族专利

引用文献

法律状态

优先权

专利摘要:
本發明的目的之一在於提供一種具有有利特性的新穎結構的半導體裝置。該半導體裝置包括：氧化物半導體層；與氧化物半導體層電連接的源極電極及汲極電極；覆蓋氧化物半導體層、源極電極及汲極電極的閘極絕緣層；以及，在閘極絕緣層之上的閘極電極，其中源極電極及汲極電極的側面包括被氧化的氧化區。另外，源極電極及汲極電極的氧化區最好藉由使用300MHz至300GHz的高頻電力及氧和氬的混合氣體的電漿處理來予以形成。
公开号:TW201324783A
申请号:TW102107836
申请日:2010-11-08
公开日:2013-06-16
发明作者:山崎舜平；小山潤
申请人:半導體能源研究所股份有限公司；
IPC主号:H01L29-00

专利说明:
半導體裝置及其製造方法
本發明的技術領域關於一種半導體裝置及其製造方法。這裏，半導體裝置是指藉由利用半導體特性而工作的所有的元件及裝置。
金屬氧化物的種類繁多且用途廣泛。作為液晶顯示裝置等中所需的透明電極材料，氧化銦是較普遍的材料。
在金屬氧化物中存在呈現半導體特性的金屬氧化物。作為呈現半導體特性的金屬氧化物，例如可以舉出氧化鎢、氧化錫、氧化銦、氧化鋅等，並且已知將這種金屬氧化物用於通道形成區的薄膜電晶體(例如，參照專利文獻1至4、非專利文獻1等)。
但是，已知金屬氧化物還包括多元氧化物。例如，已知作為具有同系物(homologous compound)的InGaO₃(ZnO)_m(m：自然數)的包括In、Ga及Zn的多元氧化物半導體(參照非專利文獻2至4等)。
並且，已經確認到可以將由上述那樣的In-Ga-Zn類氧化物構成的氧化物半導體用於薄膜電晶體的通道形成區(例如，參照專利文獻5、非專利文獻5及6等)。
[專利文獻1] 日本專利申請揭露第昭60-198861號公報
[專利文獻2] 日本專利申請揭露第平8-264794號公報
[專利文獻3] 日本PCT國際申請翻譯第平11-505377號公報
[專利文獻4] 日本專利申請揭露第2000-150900號公報
[專利文獻5] 日本專利申請揭露第2004-103957號公報
[非專利文獻1] M. W. Prins, K. O. Grosse-Holz, G. Muller, J. F. M. Cillessen, J. B. Giesbers, R. P. Weening, and R. M. Wolf, "A ferroelectric transparent thin-film transistor", Appl. Phys. Lett., 17 June 1996, Vol. 68 p. 3650-3652
[非專利文獻2] M. Nakamura, N. Kimizuka, and T. Mohri, "The Phase Relations in the In₂O₃-Ga₂ZnO₄-ZnO System at 1350℃", J. Solid State Chem., 1991, Vol. 93, p. 298-315
[非專利文獻3] N. Kimizuka, M. Isobe, and M. Nakamura, "Syntheses and Single-Crystal Data of Homologous Compounds, In₂O₃(ZnO)_m (m=3, 4, and 5), InGaO₃(ZnO)₃, and Ga₂O₃(ZnO)_m (m=7, 8, 9, and 16) in the In₂O₃-ZnGa₂O₄-ZnO System", J. Solid State Chem., 1995, Vol. 116, p. 170-178
[非專利文獻4] M. Nakamura, N. Kimizuka, T. Mohri, and M. Isobe, "Syntheses and crystal structures of new homologous compounds, indium iron zinc oxides (InFeO₃(ZnO)_m) (m： natural number) and related compounds", KOTAI BUTSURI (SOLID STATE PHYSICS), 1993, Vol. 28, No. 5, p. 317-327
[非專利文獻5] K. Nomura, H. Ohta, K. Ueda, T. Kamiya, M. Hirano, and H. Hosono, "Thin-film transistor fabricated in single-crystalline transparent oxide semiconductor", SCIENCE, 2003, Vol. 300, p. 1269-1272
[非專利文獻6] K. Nomura, H. Ohta, A. Takagi, T. Kamiya, M. Hirano, and H. Hosono, "Room-temperature fabrication of transparent flexible thin-film transistors using amorphous oxide semiconductors", NATURE, 2004, Vol. 432 p. 488-492。
但是，很難說使用現有的氧化物半導體的電晶體在實際應用上具有充分的特性，所以要求電晶體具有更有利的如S值、導通截止比及可靠性等的特性。
由此，所揭露的發明的一個方式的目的之一在於提供一種具有有利的特性的新穎結構的半導體裝置。
另外，本發明的另一目的在於提供一種新穎結構的半導體裝置的製造方法。
本發明的一個方式的使用氧化物半導體的電晶體藉由使源極電極或汲極電極的側面氧化，具有有利的S值、導通截止比及可靠性等特性。明確而言，例如，可以採用如下結構。
本發明的一個方式是一種半導體裝置，包括：氧化物半導體層；與氧化物半導體層電連接的源極電極及汲極電極；覆蓋氧化物半導體層、源極電極及汲極電極的閘極絕緣層；以及閘極絕緣層之上的閘極電極，其中源極電極及汲極電極的側面具有被氧化的氧化區。另外，上述氧化區是在對氧化物半導體層供給氧的同時形成的。
在上述半導體裝置中，最好藉由使用300MHz至300GHz的高頻電力及氧和氬的混合氣體的電漿處理來形成源極電極及汲極電極的氧化區。另外，最好在源極電極及汲極電極上具有其平面形狀與源極電極及汲極電極大致相同的保護絕緣層。另外，“大致相同”是指不要求嚴格意義上的相同的意思，只要是在可以將其視為相同的範圍內即可。例如，容許利用同一蝕刻處理形成時的差異。
另外，在上述半導體裝置中，最好氧化物半導體層的氫濃度為5×10¹⁹/cm³或以下。此外，最好截止電流為1×10^-13A或以下。
本發明的一個方式是一種半導體裝置的製造方法，包括如下步驟：在基板上形成氧化物半導體層；形成與氧化物半導體層電連接的源極電極及汲極電極；使源極電極及汲極電極的側面氧化，然後形成覆蓋氧化物半導體層、源極電極及汲極電極的閘極絕緣層；以及，在閘極絕緣層上形成閘極電極。另外，當進行源極電極及汲極電極的側面的氧化時，對氧化物半導體層供給氧。
在上述半導體裝置的製造方法中，最好利用使用300MHz至300GHz的高頻電力及氧和氬的混合氣體的電漿處理進行源極電極及汲極電極的側面的氧化。
另外，在上述半導體裝置的製造方法中，最好在源極電極及汲極電極上形成其平面形狀與源極電極及汲極電極大致相同的保護絕緣層。
另外，在上述半導體裝置的製造方法中，最好藉由將氧化物半導體層的氫濃度設定為5×10¹⁹/cm³或以下，以使截止電流為1×10^-13A或以下。
另外，在本說明書等中，術語“之上”或“之下”不侷限於構成要素的位置關係為“直接在...之上”或“直接在...之下”。例如，“閘極絕緣層上的第一閘極電極”不排除閘極絕緣層與閘極電極之間具有其他要素的情況。另外，術語“之上”、“之下”僅是為了便於說明而使用的辭彙，除了特殊說明的情況之外，也包括將其上下顛倒的情況。
另外，在本說明書等中，術語“電極”或“佈線”不是用來限定這些構成要素的功能的。例如，可以將“電極”用作“佈線”的一部分，反之也是同樣的。並且，術語“電極”或“佈線”還包括多個“電極”或“佈線”形成為一體時的情況等。
另外，有時“源極電極”或“汲極電極”的功能在以下情況下對調：使用不同極性的電晶體時；在電路工作中電流的方向改變時；等等。為此，在本說明書中，術語“源極電極”或“汲極電極”是可以對調的。
另外，在本說明書等中，“電連接”包括藉由“具有某種電作用的物質”而連接的情況。這裏，對“具有某種電作用的物質”沒有特別的限制，只要其能夠在連接物件之間進行電信號的收發即可。
例如，“具有某種電作用的物質”包括電極、佈線、電晶體等的開關元件、電阻元件、電感器、電容器及其它的具有各種功能的元件等。
在所揭露的發明的一個方式中，藉由對氧化物半導體層供給氧，可以提高使用氧化物半導體的電晶體的特性。這裏，該氧供給處理是指對使用氧化物半導體的電晶體的源極電極或汲極電極的側面進行氧化。
另外，藉由使源極電極或汲極電極的側面氧化，可以防止因閘極絕緣層的薄膜化或覆蓋不良等而引起的閘極電極與源極電極或汲極電極之間的短路。
如此，藉由對氧化物半導體層供給氧，可以實現具有有利的特性的新穎結構的半導體裝置。
100‧‧‧基板
102‧‧‧絕緣層
104‧‧‧氧化物半導體層
104a‧‧‧氧化物半導體層
106‧‧‧導電層
106a‧‧‧源極電極或汲極電極
106b‧‧‧源極電極或汲極電極
108‧‧‧絕緣層
108a‧‧‧絕緣層
108b‧‧‧絕緣層
110‧‧‧氧化區
112‧‧‧閘極絕緣層
114‧‧‧閘極電極
116‧‧‧層間絕緣層
118‧‧‧層間絕緣層
150‧‧‧電晶體
301‧‧‧主體
302‧‧‧外殼
303‧‧‧顯示部
304‧‧‧鍵盤
311‧‧‧主體
312‧‧‧指示筆
313‧‧‧顯示部
314‧‧‧操作按鈕
315‧‧‧外部介面
320‧‧‧電子書
321‧‧‧外殼
323‧‧‧外殼
325‧‧‧顯示部
327‧‧‧顯示部
331‧‧‧電源
333‧‧‧操作鍵
335‧‧‧揚聲器
337‧‧‧軸部
340‧‧‧外殼
341‧‧‧外殼
342‧‧‧顯示面板
343‧‧‧揚聲器
344‧‧‧麥克風
345‧‧‧操作鍵
346‧‧‧定位裝置
347‧‧‧相機用透鏡
348‧‧‧外部連接端子
349‧‧‧太陽能電池元件
350‧‧‧外部記憶體插槽
361‧‧‧主體
363‧‧‧目鏡部
364‧‧‧操作開關
365‧‧‧顯示部(B)
366‧‧‧電池
367‧‧‧顯示部(A)
370‧‧‧電視機
371‧‧‧外殼
373‧‧‧顯示部
375‧‧‧支架
377‧‧‧顯示部
379‧‧‧操作鍵
380‧‧‧遙控器
在附圖中：圖1是用來說明半導體裝置的截面圖；圖2A至2D是用來說明半導體裝置的製造製程的截面圖；圖3A至3C是用來說明半導體裝置的製造製程的截面圖；圖4是使用氧化物半導體的電晶體的截面圖；圖5是圖4A-A’截面的能帶圖(示意圖)；圖6A是示出對閘極(GE1)施加正電壓(V_G>0)時的狀態的圖，圖6B是示出對閘極(GE1)施加負電壓(V_G<0)時的狀態的圖；圖7是示出真空能階與金屬的功函數(Φ_M)、氧化物半導體的電子親和力(χ)的關係的圖；圖8A和8B是示出在矽(Si)中熱載子植入所需的能量的圖；圖9A和9B是示出在In-Ga-Zn-O類的氧化物半導體(IGZO)中熱載子植入所需的能量的圖；圖10A和10B是示出在碳化矽(4H-SiC)中熱載子植入所需的能量的圖；圖11是示出關於短通道效應的裝置模擬的結果的圖；圖12是示出關於短通道效應的裝置模擬的結果的圖；圖13是示出C-V特性的圖；圖14是示出Vg與(1/C)²的關係的圖；圖15A至15F是用來說明使用半導體裝置的電子設備的圖；圖16是示出藉由電漿處理形成的氧化區的厚度與處理時間的關係的圖。
下面，使用附圖對本發明的實施例的一個例子進行說明。但是，所屬技術領域的普通技術人員可以很容易地理解一個事實，就是本發明的方式和詳細內容可以在不脫離本發明的宗旨及其範圍的情況下被變換為各種各樣的形式，而不侷限於以下說明。因此，本發明不應該被解釋為僅限定於以下所示的實施例所記載的內容中。
另外，為了便於理解，有時附圖等中示出的各構成的位置、大小及範圍等並不表示其實際的位置、大小及範圍等。為此，所揭露的發明不侷限於在附圖等中揭露的位置、大小及範圍等。
另外，本說明書等中的“第一”、“第二”、“第三”等序數詞是為了避免結構要素的混同而附加的，而並不是為了限定其數目而附加的。實施例1
在本實施例中，參照圖1至圖3A至3C對所揭露的發明的一個方式的半導體裝置的結構及其製造方法進行說明。 <半導體裝置的結構>
圖1是示出作為半導體裝置的結構的一個例子的電晶體150的截面圖。另外，雖然作為電晶體150使用n型電晶體進行說明，但是也可以採用p型電晶體。
電晶體150包括：隔著絕緣層102設置在基板100上的氧化物半導體層104a；電連接到氧化物半導體層104a的源極電極或汲極電極106a和源極電極或汲極電極106b；覆蓋源極電極或汲極電極106a和源極電極或汲極電極106b的閘極絕緣層112；以及閘極絕緣層112上的閘極電極114(參照圖1)。
另外，在電晶體150上設置有層間絕緣層116及層間絕緣層118。
這裏，源極電極或汲極電極106a、源極電極或汲極電極106b的側面分別具有被氧化的氧化區110。藉由具有該氧化區110，可以防止有可能因閘極絕緣層的薄膜化或覆蓋不良而引起的閘極電極與源極電極或汲極電極之間的短路。
另外，最好充分地去除氧化物半導體層104a中的氫等雜質並藉由供給氧而使其高純度化。明確而言，使氧化物半導體層104a的氫濃度為5×10¹⁹/cm³或以下，最好為5×10¹⁸/cm³或以下，更佳的是為5×10¹⁷/cm³或以下。另外，與一般的矽晶圓(添加有微量的磷或硼等雜質元素的矽晶圓)中的載子濃度(約1×10¹⁴/cm³)相比，氫濃度被充分地降低且藉由供給氧而被高純度化的氧化物半導體層104a中的載子濃度的值充分小(例如，小於1×10¹²/cm³，最好為1×10¹¹/cm³或以下)。如此，藉由使用被i型化或實質上被i型化的氧化物半導體，可以獲得具有有利的截止電流特性的電晶體150。例如，當汲極電極電壓Vd為+1V或+10V且閘極電壓Vg在-5V至-20V的範圍內時，截止電流為1×10^-13A或以下。另外，上述氧化物半導體層104a中的氫濃度是利用二次離子質譜分析法(SIMS：Secondary Ion Mass Spectroscopy)進行測量的結果。
另外，對構成氧化物半導體層的氧化物半導體沒有特別的限定，只要是具有非單晶結構的氧化物半導體即可。例如，可以使用非晶結構、微晶(奈米晶體等)結構、多晶結構、非晶中含有微晶或多晶的結構、非晶結構的表面上形成有微晶或多晶的結構等各種結構。 <半導體裝置的製造方法>
接著，參照圖2A至2D及圖3A至3C對電晶體150的製造方法進行說明。
首先，在基板100之上形成絕緣層102。並且，在絕緣層102之上形成氧化物半導體層104(參照圖2A)。
作為基板100，只要是具有絕緣表面的基板即可，例如可以採用玻璃基板。玻璃基板最好為無鹼玻璃基板。作為無鹼玻璃基板，例如可以使用鋁矽酸鹽玻璃、鋁硼矽酸鹽玻璃、鋇硼矽酸鹽玻璃等玻璃材料。另外，作為基板100，還可以採用：陶瓷基板、石英基板、藍寶石基板等由絕緣體構成的絕緣基板；利用絕緣材料覆蓋由矽等半導體材料構成的半導體基板的表面而成的基板；利用絕緣材料覆蓋由金屬或不鏽鋼等導電體構成的導電基板的表面而成的基板。此外，只要能夠承受製造製程的熱處理，就也可以採用塑膠基板。
絕緣層102用作基底膜，可以利用CVD法或濺射法等形成。另外，絕緣層102最好以包含氧化矽、氮化矽、氧氮化矽、氮氧化矽、氧化鋁、氧化鉿、氧化鉭等的方式形成。另外，絕緣層102既可以採用單層結構也可以採用疊層結構。對絕緣層102的厚度沒有特別的限定，例如，可以設定為10nm至500nm。這裏，由於絕緣層102不是必有的構成要素，所以也可以採用不設置絕緣層102的結構。
另外，當絕緣層102中含有氫或水等時會導致氫進入到氧化物半導體層中以及由氫引起的氧化物半導體層中的氧的釋出，從而有可能導致電晶體的特性的退化。所以，最好以盡可能地不含有氫或水的方式來形成絕緣層102。
例如，當利用濺射法等時，最好在去除了殘留於處理室內的水分的狀態下形成絕緣層102。另外，最好使用如低溫泵、離子泵、鈦昇華泵等的吸附式真空泵來去除殘留在處理室內的水分。還可以使用裝備有冷阱的渦輪泵。使用低溫泵等進行了排氣的處理室內的氫或水等被充分地去除，由此可以降低絕緣層102中含有的雜質的濃度。
另外，當形成絕緣層102時，最好使用氫或水等的雜質濃度降低到ppm左右(最好為濃度ppb左右)的高純度氣體。
作為氧化物半導體層104，可以採用使用如下金屬氧化物的氧化物半導體層：四元金屬氧化物的In-Sn-Ga-Zn-O；三元金屬氧化物的In-Ga-Zn-O、In-Sn-Zn-O、In-Al-Zn-O、Sn-Ga-Zn-O、Al-Ga-Zn-O、Sn-Al-Zn-O；二元金屬氧化物的In-Zn-O、Sn-Zn-O、Al-Zn-O、Zn-Mg-O、Sn-Mg-O、In-Mg-O；In-O、Sn-O、Zn-O等。另外，還可以使上述氧化物半導體層含有SiO₂。
另外，作為氧化物半導體層104，可以使用包含以InMO₃(ZnO)_m(m>0)表示的材料的薄膜。這裏，M表示選自Ga、Al、Mn及Co中的一種或多種金屬元素。例如，作為M，可以使用Ga、Ga及Al、Ga及Mn、Ga及Co等。另外，在以InMO₃(ZnO)_m(m>0)表示的材料中，將作為M包含Ga的材料稱為In-Ga-Zn-O氧化物半導體，有時將其薄膜稱為In-Ga-Zn-O氧化物半導體膜(In-Ga-Zn-O非晶膜)等。
在本實施例中，使用In-Ga-Zn-O類的氧化物半導體成膜用靶材並利用濺射法形成非晶氧化物半導體層作為氧化物半導體層104。另外，由於藉由對非晶氧化物半導體層中添加矽可以抑制晶化，所以例如可以使用含有2wt%以上10wt%以下的SiO₂的靶材形成氧化物半導體層104。
作為利用濺射法形成氧化物半導體層104時所使用的靶材，例如，可以使用以氧化鋅為主要成分的金屬氧化物靶材。另外，還可以使用含有In、Ga及Zn的氧化物半導體成膜用靶材(組成比為In₂O₃：Ga₂O₃：ZnO=1：1：1[摩爾比]或In：Ga：Zn=1：1：0.5[原子比])等。另外，作為含有In、Ga及Zn的氧化物半導體成膜用靶材，還可以使用組成比為In：Ga：Zn=1：1：1[原子比]或In：Ga：Zn=1：1：2[原子比]的靶材。氧化物半導體成膜用靶材的填充率為90%或以上100%以下，最好為95%或以上(例如99.9%)。藉由使用填充率高的氧化物半導體成膜用靶材可以形成緻密的氧化物半導體層104。
氧化物半導體層104的成膜氣圍最好採用稀有氣體(典型的有氬)氣圍、氧氣圍或稀有氣體(典型的有氬)與氧的混合氣圍。明確而言，例如，最好使用氫、水、羥基或氫化物等的雜質被去除到其濃度被降低到ppm左右(最好為濃度ppb左右)的高純度氣體氣圍。
當形成氧化物半導體層104時，將基板放入保持為減壓狀態的處理室內，並對基板進行加熱以使基板溫度達到100℃至600℃以下，最好為200℃至400℃。然後，邊去除處理室內的殘留水分邊引入去除了氫及水的濺射氣體，並以金屬氧化物為靶材來形成氧化物半導體層104。藉由邊對基板進行加熱邊形成氧化物半導體層104，可以降低氧化物半導體層104中含有的雜質濃度。另外，可以減輕因濺射而帶來的損傷。最好使用吸附式真空泵去除殘留在處理室內的水分。例如，可以使用低溫泵、離子泵、鈦昇華泵等。另外，還可以使用裝備有冷阱的渦輪泵。使用低溫泵等進行了排氣的處理室內的氫或水等被去除，由此可以降低氧化物半導體層104中的雜質濃度。
作為氧化物半導體層104的成膜條件，例如可以採用以下條件：基板與靶材的距離為100mm、壓力為0.6Pa、直流(DC)電力0.5kW、氧(氧流量比率為100%)氣圍。另外，當利用脈衝直流(DC)電源時可以減輕成膜時產生的粉狀物質(也稱為微粒、塵屑等)且膜厚分佈也變得均勻，所以是較佳的。將氧化物半導體層104的厚度設定為2nm至200nm，最好為5nm至30nm。但是，根據使用的氧化物半導體材料及用途等所適宜的厚度也不同，所以可以根據使用的材料及用途選擇適宜的厚度。
另外，在利用濺射法形成氧化物半導體層104之前，最好進行藉由引入氬氣體來產生電漿的反濺射來去除絕緣層102表面的附著物。這裏，反濺射是指以下一種方法：通常的濺射是使粒子碰撞濺射靶材，而反濺射與其相反，其藉由使粒子碰撞處理表面來改變表面的性質。作為使粒子碰撞處理表面的方法，可以舉出在氬氣圍下對處理表面一側施加高頻電壓以在基板附近生成電漿的方法等。另外，也可以使用氮、氦、氧等氣圍代替氬氣圍。
接著，藉由使用掩模的蝕刻等方法對氧化物半導體層104進行加工，以形成島狀的氧化物半導體層104a(參照圖2B)。
作為氧化物半導體層104的蝕刻，可以使用乾蝕刻或濕蝕刻。當然，還可以組合使用其兩者。根據材料適當地設定蝕刻條件(蝕刻氣體、蝕刻液、蝕刻時間及溫度等)，以便將氧化物半導體層104蝕刻為所希望的形狀。
作為乾蝕刻，可以使用平行板RIE(反應離子蝕刻)法或ICP(感應耦合電漿)蝕刻法等。此時，也需要適當地設定蝕刻條件(施加到線圈型電極的電力量、施加到基板一側的電極的電力量、基板一側的電極溫度等)。
作為能夠用於乾蝕刻的蝕刻氣體，例如可以舉出含有氯的氣體(氯類氣體，例如氯(Cl₂)、三氯化硼(BCl₃)、四氯化矽(SiCl₄)、四氯化碳(CCl₄)等)。另外，還可以使用含有氟的氣體(氟類氣體，例如四氟化碳(CF₄)、六氟化硫(SF₆)、三氟化氮(NF₃)、三氟甲烷(CHF₃)等)、溴化氫(HBr)、氧(O₂)或對上述氣體添加了氦(He)或氬(Ar)等稀有氣體的氣體等。
作為能夠用於濕蝕刻的蝕刻液，可使用磷酸、醋酸及硝酸的混合溶液、氨水-過氧化氫混合液(31wt%過氧化氫水：28wt%氨水：水=5：2：2)等。此外，也可以使用ITO-07N(日本關東化學公司製造)等蝕刻液。
然後，最好對氧化物半導體層104a進行第一加熱處理。藉由該第一加熱處理可以去除氧化物半導體層104a中的水(包括羥基)或氫等。將第一加熱處理的溫度設定為300℃至750℃，最好為400℃至700℃。例如，將基板100放入使用電阻發熱體等的電爐中，在氮氣圍下以450℃對氧化物半導體層104a進行1個小時的熱處理。在此期間，不使氧化物半導體層104a接觸大氣以防止水或氫的混入。
加熱處理裝置不限於電爐，還可以使用利用被加熱的氣體等的介質的熱傳導或熱輻射來加熱被處理物的裝置。例如，可以使用GRTA(Gas Rapid Thermal Anneal：氣體快速熱退火)裝置、LRTA(Lamp Rapid Thermal Anneal：燈快速熱退火)裝置等的RTA(Rapid Thermal Anneal：快速熱退火)裝置。LRTA裝置是藉由鹵素燈、金鹵燈、氙弧燈、碳弧燈、高壓鈉燈或者高壓汞燈等的燈發射的光(電磁波)輻射來加熱被處理物的裝置。GRTA裝置是使用高溫氣體進行加熱處理的裝置。作為氣體，使用如氬等的稀有氣體或氮等的即使進行加熱處理也不與被處理物產生反應的惰性氣體。
例如，作為第一加熱處理，可以採用GRTA處理，即：將基板放入加熱到650℃至700℃高溫的惰性氣體氣圍中，在進行幾分鐘的加熱之後，再將基板從該惰性氣體氣圍中取出。藉由利用GRTA處理可以在短時間內進行高溫加熱處理。另外，由於加熱處理的時間短，所以即使溫度條件超過基板的耐熱溫度，也有可能適用該方法。例如，當使用玻璃基板時，當溫度超過耐熱溫度(應變點)時存在基板發生收縮的問題，但是當是短時間的加熱處理時就不存在該問題。另外，在處理中，還可以將惰性氣體換為含有氧的氣體。這是由於以下緣故：藉由在含有氧的氣圍中進行第一加熱處理，可以降低因氧缺損而引起的缺陷。
另外，作為惰性氣體氣圍，最好採用以氮或稀有氣體(氦、氖、氬等)為主要成分且不含有水、氫等的氣圍。例如，最好引入加熱處理裝置中的氮或氦、氖、氬等的稀有氣體的純度為6N(99.9999%)或以上，更佳的是為7N(99.99999%)或以上(即，雜質濃度為1ppm或以下，最好設定為0.1ppm或以下)。
根據第一加熱處理的條件或構成氧化物半導體層的材料，有時氧化物半導體層被晶化而成為微晶或多晶。例如，有時形成晶化率為90%以上或80%以上的微晶氧化物半導體層。此外，根據第一加熱處理的條件或構成氧化物半導體層的材料，有時成為不含有結晶成分的非晶氧化物半導體層。
另外，有時成為非晶氧化物半導體(例如氧化物半導體層的表面)中混有微晶(粒徑1nm以上20nm或以下(典型的為2nm至4nm))的氧化物半導體層。如此，藉由在非晶中混合並排列微晶，可以改變氧化物半導體層的電特性。
例如，當使用In-Ga-Zn-O類氧化物半導體成膜用的靶材形成氧化物半導體層時，藉由形成對具有電各向異性的In₂Ga₂ZnO₇的晶粒進行了配向的微晶區，可以改變氧化物半導體層的電特性。作為上述微晶區，例如最好形成如下區域：In₂Ga₂ZnO₇結晶的c軸以垂直於氧化物半導體層的表面的方向進行配向。藉由形成使晶粒這樣配向的區域，可以提高與氧化物半導體層表面平行的方向上的導電性並提高垂直於氧化物半導體層表面的方向上的絕緣性。另外，這種微晶區能夠抑制水或氫等的雜質進入到氧化物半導體層中。
另外，可以利用GRTA處理對氧化物半導體層表面進行加熱來形成上述具有微晶區的氧化物半導體層。另外，藉由使用Zn的含有量小於In或Ga的含有量的濺射靶材，可以更便於形成上述具有微晶區的氧化物半導體層。
作為對氧化物半導體層的第一加熱處理，可以對加工為島狀的氧化物半導體層104a之前的氧化物半導體層104進行第一加熱處理。在這種情況下，在第一加熱處理之後，將基板100從加熱裝置中取出並對其進行光刻製程。
另外，也可以將上述第一加熱處理稱為脫水化處理或脫氫化處理等。該脫水化處理、脫氫化處理可以在以下任何時序進行：形成氧化物半導體層之後；在氧化物半導體層104a上層疊源極電極或汲極電極之後；在源極電極或汲極電極上形成閘極絕緣層之後；等等。此外，該種脫水化處理、脫氫化處理不限於一次，還可以進行多次。
接著，在以接觸氧化物半導體層104a的方式形成導電層106之後，在導電層106上形成絕緣層108(參照圖2C)。另外，雖然絕緣層108不是必有的構成要素，但是其有助於對後面形成的源極電極或汲極電極的側面進行選擇性的氧化。
可以利用如濺射法等的PVD法或如電漿CVD法等的CVD法來形成導電層106。另外，導電層106可以使用選自鋁、鉻、銅、鉭、鈦、鉬、鎢中的元素或以上述元素為成分的合金等來形成。還可以採用含有錳、鎂、鋯、鈹、釷中的任一種或多種的材料。另外，還可以採用使鋁中含有選自鈦、鉭、鎢、鉬、鉻、釹、鈧中的一種或多種元素的材料。
另外，導電層106還可以使用導電性的金屬氧化物來形成。作為導電性的金屬氧化物，可以使用氧化銦(In₂O₃)、氧化錫(SnO₂)、氧化鋅(ZnO)、氧化銦氧化錫合金(In₂O₃-SnO₂，有時縮寫為ITO)、氧化銦氧化鋅合金(In₂O₃-ZnO)、或含有矽或氧化矽的上述任何一種金屬氧化物材料。
導電層106既可以採用單層結構也可以採用兩層以上的疊層結構。例如，可以舉出以下結構：含有矽的鋁膜的單層結構；在鋁膜上層疊鈦膜的兩層結構；層疊鈦膜、鋁膜、鈦膜的三層結構等。這裏，採用鈦膜、鋁膜、鈦膜的三層結構。
另外，還可以在氧化物半導體層104a與導電層106之間形成氧化物導電層。可以連續地形成(連續成膜)氧化物導電層和導電層106。藉由設置該種氧化物導電層，可以實現源極區或汲極區的低電阻化，從而可以實現電晶體的高速工作。
絕緣層108可以利用CVD法或濺射法等形成。另外，絕緣層108最好以含有氧化矽、氮化矽、氧氮化矽、氮氧化矽、氧化鋁、氧化鉿、氧化鉭等的方式形成。另外，絕緣層108既可以採用單層結構也可以採用疊層結構。對絕緣層108的厚度沒有特別的限定，例如，可以將其設定為10nm或500nm。
接著，對導電層106及絕緣層108選擇性地進行蝕刻以形成源極電極或汲極電極106a、源極電極或汲極電極106b、絕緣層108a及絕緣層108b。並且進行對氧化物半導體層104a供給氧的氧化處理。藉由該氧化處理，在源極電極或汲極電極106a及源極電極或汲極電極106b的一部分上形成氧化區110(參照圖2D)。另外，如虛線所示，氧化物半導體層104a中形成有被供給氧的區域。另外，上述氧供給區域的範圍根據氧化物半導體層104a的構成材料及氧化處理的條件等發生各種改變。例如，可以對氧化物半導體層104a供給直到其下部介面的氧。
最好使用紫外線或KrF雷射或ArF雷射進行形成用於蝕刻的掩模時的曝光。尤其是，當進行通道長度(L)小於25nm的曝光時，最好使用波長為幾nm以上至10nm以下的極短的極紫外線(Extreme Ultraviolet)進行形成掩模的曝光。利用極紫外線的曝光的解析度高且聚焦深度大。由此，可以將後面形成的電晶體的通道長度(L)形成為10nm至1000nm。藉由採用該種方法將通道長度(L)形成得小，可以提高工作速度。另外，由於使用上述氧化物半導體的電晶體的截止電流極小，所以可以抑制因微型化導致的耗電量的增大。
當對導電層106進行蝕刻時，以氧化物半導體層104a不被去除的方式適當地調節其材料及蝕刻條件。另外，有時根據材料及蝕刻條件，在該製程中氧化物半導體層104a的一部分被蝕刻而形成具有槽部(凹部)的氧化物半導體層。
另外，為了減少上述掩模的使用數或製程數，還可以使用所透過的光成為多種強度的曝光掩模的多色調掩模形成抗蝕劑掩模，並使用該抗蝕劑掩模進行蝕刻製程。由於使用多色調掩模形成的抗蝕劑掩模可以成為具有多種厚度的形狀(階梯狀)，並可以藉由灰化進一步地改變形狀，所以可以用於多個蝕刻製程。也就是說，可以使用一個多色調掩模形成至少能夠對應兩種以上不同圖案的抗蝕劑掩模。所以，可以減少曝光掩模的數目，並可以減少所對應的光刻製程，從而可以簡化製程。
氧化處理最好使用由微波(300MHz至300GHz)激發的氧電漿的氧化處理(電漿氧化處理)。這是由於以下緣故：藉由由微波激發電漿可以實現高密度電漿，從而可以充分地降低對氧化物半導體層104a的損傷。
更明確而言，例如可以在如下條件下進行上述處理：頻率為300MHz至300GHz(典型的是2.45GHz)；壓力為50Pa至5000Pa(典型的是500Pa)；基板溫度為200℃至400℃(典型的是300℃)；氧和氬的混合氣體。
藉由上述氧化處理，氧被供給到氧化物半導體層104a，由此可以充分地降低對氧化物半導體層104a的損傷並降低起因於氧缺損的定域能階。也就是說，可以進一步地提高氧化物半導體層104a的特性。
另外，只要是能夠在充分地降低對氧化物半導體層104a的損傷的情況下對氧化物半導體層104a供給氧的方法，就不侷限於使用微波的電漿氧化處理。例如，還可以使用在含有氧的氣圍中的加熱處理等的方法。
另外，還可以與上述氧化處理一起進行去除氧化物半導體層104a中的水或氫等的處理。例如，可以進行使用氮或氬等的氣體的電漿處理。
另外，藉由上述氧化處理，在源極電極或汲極電極106a及源極電極或汲極電極106b的一部分(尤其是相當於其側面的部分)上形成氧化區110。該氧化區110尤其有助於電晶體150的微型化(例如，通道長度小於1000nm的情況)。伴隨電晶體的微型化，要求減薄閘極絕緣層的厚度，藉由具有氧化區110，可以防止因閘極絕緣層的薄膜化或覆蓋不良而引起的閘極電極與源極電極或汲極電極之間的短路。另外，只要該氧化區110的厚度為5nm或以上(最好為10nm或以上)就具有充分的效果。
此外，上述氧化處理還有助於改善露出的絕緣層102的膜品質。
另外，由於絕緣層108a及絕緣層108b可以防止源極電極或汲極電極106a及源極電極或汲極電極106b的上部被氧化，所以其具有十分重要的作用。這是由於很難在使蝕刻時所使用的掩模殘留的情況下進行上述電漿處理的緣故。
另外，雖然在圖2D中示出藉由對圖2C所示的導電層106及絕緣層108選擇性地進行蝕刻來一次性地形成源極電極或汲極電極106a、源極電極或汲極電極106b、絕緣層108a及絕緣層108b的例子，但是所揭露的發明的一個方式並不侷限於此。
例如，還可以藉由僅對導電層106及絕緣層108的與氧化物半導體層104a重疊的區域選擇性地進行蝕刻，來形成到達電晶體的通道形成區的開口，然後對該區域進行上述電漿處理並對氧化物半導體層104a供給氧，而使導電層106的露出的部分氧化，然後，藉由再次進行蝕刻來形成源極電極或汲極電極106a、源極電極或汲極電極106b、絕緣層108a及絕緣層108b。當採用上述製程時具有以下優點：由於僅對目標部分進行氧化處理，所以不會對其他的部分造成因氧化處理而帶來的不良影響。
接著，以不接觸於大氣的方式形成接觸於氧化物半導體層104a的一部分的閘極絕緣層112(參照圖3A)。閘極絕緣層112可以藉由CVD法或濺射法等形成。另外，閘極絕緣層112最好以含有氧化矽、氮化矽、氧氮化矽、氮氧化矽、氧化鋁、氧化鉿、氧化鉭等的方式形成。另外，閘極絕緣層112既可以採用單層結構也可以採用疊層結構。對閘極絕緣層112的厚度沒有特別的限定，例如，可以將其設定為10nm至500nm。
另外，由於藉由去除雜質等而被i型化或實質上被i型化的氧化物半導體(被高純度化的氧化物半導體)對於介面態及介面電荷十分敏感，所以要求閘極絕緣層112具有高品質。
例如，利用微波(例如，2.45GHz)的高密度電漿CVD法可以形成緻密且絕緣耐壓高的高品質的閘極絕緣層112，所以是較佳的。這是由於以下緣故：藉由使高純度化的氧化物半導體層與高品質的閘極絕緣層密接，可以降低介面態從而形成良好的介面特性。
當然，作為閘極絕緣層112，只要能夠形成優質的絕緣層也可以使用濺射法或電漿CVD法等其他的方法。另外，還可以使用藉由形成後的加熱處理其膜質及介面特性等得到改善的絕緣層。總之，只要作為閘極絕緣層112能夠形成膜質良好且能夠降低與氧化物半導體層之間的介面態密度而形成良好的介面的絕緣層即可。
如此，藉由在使氧化物半導體層與閘極絕緣層之間形成良好的介面特性的同時，去除氧化物半導體的雜質尤其是氫或水等，可以獲得在閘極偏壓-熱應力試驗(BT試驗，例如85℃、2×10⁶V/cm、12小時等)中臨界值電壓(Vth)不發生變化的穩定薄膜電晶體。
然後，在惰性氣體氣圍下或氧氣圍下進行第二加熱處理。加熱處理的溫度為200℃至400℃，最好為250℃至350℃。例如，在氮氣圍下以250℃進行1個小時的加熱處理即可。藉由第二加熱處理可以降低電晶體的電特性的不均勻。另外，在本實施例中，雖然在形成閘極絕緣層112之後進行第二加熱處理，但是對第二加熱處理的時序沒有特別的限定，只要是在第一加熱處理之後即可。
接著，在閘極絕緣層112上的與氧化物半導體層104a重疊的區域上形成閘極電極114(參照圖3B)。可以在閘極絕緣層112上形成導電層之後藉由選擇性地對該導電層進行構圖來形成閘極電極114。
可以利用如濺射法等的PVD法或如電漿CVD法等的CVD法來形成上述導電層。另外，可以使用選自鋁、鉻、銅、鉭、鈦、鉬、鎢中的元素或以上述元素為成分的合金等來形成導電層。還可以採用含有錳、鎂、鋯、鈹、釷中的任一種或多種的材料。另外，還可以採用使鋁中含有選自鈦、鉭、鎢、鉬、鉻、釹、鈧中的一種或多種元素的材料。
另外，導電層還可以使用導電性的金屬氧化物來形成。作為導電性的金屬氧化物，可以使用氧化銦(In₂O₃)、氧化錫(SnO₂)、氧化鋅(ZnO)、氧化銦氧化錫合金(In₂O₃-SnO₂，有時縮寫為ITO)、氧化銦氧化鋅合金(In₂O₃-ZnO)、或含有矽或氧化矽的上述任何一種金屬氧化物材料。
導電層既可以採用單層結構也可以採用兩層以上的疊層結構。例如，可以舉出以下結構：含有矽的鋁膜的單層結構；在鋁膜上層疊鈦膜的兩層結構；層疊鈦膜、鋁膜、鈦膜的三層結構等。這裏，使用含有鈦的材料形成導電層並將其加工為閘極電極114。
接著，在閘極絕緣層112及閘極電極114上形成層間絕緣層116及層間絕緣層118(參照圖3C)。可以藉由PVD法或CVD法等形成層間絕緣層116及層間絕緣層118。另外，還可以使用含有氧化矽、氮氧化矽、氮化矽、氧化鉿、氧化鋁、氧化鉭等的無機絕緣材料的材料來形成。另外，在本實施例中，雖然採用了層間絕緣層116和層間絕緣層118的疊層結構，但是所揭露的發明的一個方式不侷限於此。既可以採用單層結構也可以採用三層以上的疊層結構。
另外，最好將上述層間絕緣層118的表面形成得較為平坦。這是由於：藉由使層間絕緣層118的表面形成得較為平坦，可以順利地在層間絕緣層118上形成電極或佈線等。
藉由上述方法來完成使用氧化物半導體的電晶體150。
當使用上述方法製造電晶體150時，氧化物半導體層104a的氫濃度成為5×10¹⁹/cm³或以下，並且，電晶體150的截止電流成為1×10^-13A或以下。如此，藉由使用氫濃度得到充分降低且藉由供給氧而被高純度化的氧化物半導體層104a，可以獲得具有有利特性的電晶體150。另外，由於在降低氫濃度後立即供給氧的情況下，沒有氫或水等混入氧化物半導體層的顧慮，所以可以實現特性極好的氧化物半導體層，所以是較佳的。當然，只要能夠實現具有良好特性的氧化物半導體層，也可以不連續地進行氫濃度的降低處理及氧的供給處理。例如，在這些處理之間還可以包括其他的處理。或者，也可以同時進行這些處理。
另外，在本實施例中，為了對氧化物半導體層104a供給氧，對氧化物半導體層104a進行氧電漿處理。由此，電晶體150的特性進一步得到提高。由於相當於源極電極或汲極電極側面的區域被氧化，從而可以防止起因於閘極絕緣層的薄膜化而導致的閘極電極-源極電極(或汲極電極)之間的短路。
另外，雖然已對氧化物半導體的特性進行了許多研究，但是這些研究中不包括對定域能階本身進行充分降低的方案。在所揭露的發明的一個方式中，藉由從氧化物半導體中去除可能成為定域能階的原因的水或氫，可以製造高純度化的氧化物半導體。上述實施例是基於對定域能階本身進行充分降低的方案。並且，由此可以製造極為優良的工業製品。
另外，在去除氫或水等時有可能同時導致氧也被去除。為此，最好對由於氧缺乏而形成的金屬的懸空鍵供給氧以降低氧缺陷所引起的定域能階，以使氧化物半導體進一步高純度化(i型化)。例如，可以藉由以密接通道形成區的方式形成具有過量的氧的氧化膜，並以200℃至400℃，典型的是250℃左右的溫度條件進行加熱處理，來利用該氧化膜供給氧以降低氧缺陷所引起的定域能階。另外，在第二加熱處理中，還可以將惰性氣體換為含有氧的氣體。藉由在第二加熱處理之後經過在氧氣圍或充分地去除了氫或水的氣圍中的降溫過程，可以對氧化物半導體中供給氧。
可以認為過量的氫所導致的傳導帶下0.1eV或0.2eV的淺能階及氧缺損所導致的深能階等是導致氧化物半導體特性退化的主要原因。為了消除這些缺陷，徹底地去除氫並充分地供給氧的技術方案是正確的。
另外，一般來說，氧化物半導體為n型，但是在所揭露的發明的一個方式中，藉由在去除水或氫等雜質的同時，供給氧化物半導體的構成元素氧，實現i型化。在這一點上，所揭露的發明的一個方式不像矽等那樣藉由添加雜質而實現i型化，因此可以說其包括現有技術所沒有的技術方案。 <使用氧化物半導體的電晶體的導電機理>
這裏，使用圖4至圖7對使用氧化物半導體的電晶體的導電機理進行說明。另外，在下面的說明中，為了便於理解，將其狀態假設為理想的狀態，所以不能說其全部都反映了實際的狀態。注意，以下說明只不過是一個考察而不影響發明的有效性。
圖4是使用氧化物半導體的電晶體(薄膜電晶體)的截面圖。在閘極電極(GE1)上隔著閘極絕緣層(GI)設置有氧化物半導體層(OS)，在氧化物半導體層上設置主動電極(S)及汲極電極(D)，覆蓋源極電極(S)及汲極電極(D)地設置有絕緣層。
圖5示出圖4A-A’截面中的能帶圖(示意圖)。另外，圖5中的黑色圓點(●)表示電子，白色圓點(○)表示電洞，並且分別具有電荷(-q、+q)。當對汲極電極施加正電壓(V_D>0)時，虛線表示不對閘極電極施加電壓的情況(V_G=0)而實線表示對閘極電極施加正電壓(V_G>0)的情況。當不對閘極電極施加電壓時，由於勢壘高，所以載子(電子)不從電極植入到氧化物半導體一側，而呈現沒有電流流過的截止狀態。另一方面，當對閘極施加正電壓時，勢壘降低而呈現電流流過的導通狀態。
圖6A和6B示出圖4中的B-B’的截面中的能帶圖(示意圖)。圖6A示出閘極電極(GE1)施加有正電壓(V_G>0)，並且源極電極和閘極電極之間流過載子(電子)的導通狀態。另外，圖6B示出閘極電極(GE1)施加有負電壓(V_G<0)，並且少數載子不流過的截止狀態。
圖7示出真空能階與金屬的功函數(Φ_M)、氧化物半導體的電子親和力(χ)的關係。
在常溫下，金屬中的電子退化，費米能階位於傳導帶內。另一方面，現有的氧化物半導體為n型，其費米能階(E_F)偏離位於帶隙中央的本征費米能階(E_i)而靠近於傳導帶。另外，已知氧化物半導體中的氫的一部分成為施體而成為使氧化物半導體n型化的主要原因之一。
針對於此，根據所揭露的發明的一個方式之一的氧化物半導體是如下一種氧化物半導體，從氧化物半導體中去除n型化的主要原因的氫，並藉由儘量地不使其含有主要成分以外的元素(雜質元素)來使其高純度化以使其成為本征(i型)或接近本征的氧化物半導體。也就是說，不是藉由添加雜質來使其i型化，而是藉由儘量去除氫、水、羥基或氫化物等的雜質來使其成為高純度化的i型(本徵半導體)或近似的半導體。由此，可以使費米能階(E_F)與本征費米能階(E_i)大致相同。
一般來說，氧化物半導體的帶隙(E_g)為3.15eV時，電子親和力(χ)為4.3V。構成源極電極及汲極電極的鈦(Ti)的功函數與氧化物半導體的電子親和力(χ)基本相等。此時，在金屬-氧化物半導體介面未形成對電子的肖特基勢壘。
此時，如圖6A所示，電子在閘極絕緣層和被高純度化的氧化物半導體之間的介面附近(氧化物半導體的在能量上穩定的最低部分)移動。
此外，如圖6B所示，當對閘極電極(GE1)施加負電位時，實質上不存在少數載子的電洞，所以電流成為無限趨近於0的值。
如此，由於藉由儘量地使氧化物半導體不含有其主要成分之外的元素(雜質元素)以使其高純度化，而使氧化物半導體成為本征(i型)或實質上成為本征，從而使氧化物半導體與閘極絕緣層的介面特性更明顯化。為此，要求閘極絕緣層為能與氧化物半導體形成良好的介面的絕緣層。明確而言，例如，最好使用藉由使用由VHF頻帶至微波頻帶的電源頻率生成的高密度電漿的CVD法形成的絕緣層或藉由濺射法形成的絕緣層等。
藉由使氧化物半導體高純度化並使氧化物半導體與閘極絕緣層之間形成良好的介面，例如，當電晶體的通道寬度(W)為1×10⁴μm，通道長度(L)為3μm時，可以實現10^-13A以下的截止電流及0.1V/dec.的亞臨界值擺幅(S值)(閘極絕緣層的厚度：100nm)。
像這樣，藉由儘量地不使氧化物半導體包含主要成分之外的元素(雜質元素)以使其高純度化，可以使薄膜電晶體良好地工作。 <使用氧化物半導體的電晶體的對熱載子退化的耐性>
接著，使用圖8A和8B至圖10A和10B對使用氧化物半導體的電晶體的對熱載子退化的耐性進行說明。另外，在下面的說明中，為了便於理解，將其狀態假設為理想的狀態，所以不能說其全部都反映了實際的狀態。注意，以下說明只不過是一個考察而已。
通道熱電子植入(CHE植入)及漏雪崩熱載子(DAHC植入)是載子退化的主要原因。注意，下面為了簡便起見，僅考慮電子。
CHE植入是指在半導體層中具有達到閘極絕緣層的勢壘以上的能量的電子植入到閘極絕緣層等中的現象。藉由由低電場對電子進行加速來進行電子的能量授予。
DAHA植入是指根據由高電場加速了的電子的碰撞而產生的新電子被植入到閘極絕緣層等中的現象。DAHA植入與CHE植入的不同之處在於是否伴隨有起因於碰撞離子化的雪崩擊穿(avalanche breakdown)。另外，DAHC植入需要具有半導體的帶隙以上的動能的電子。
圖8A和8B示出根據矽(Si)的能帶結構估計的各種熱載子植入所需的能量，圖9A和9B示出根據In-Ga-Zn-O類氧化物半導體(IGZO)的能帶結構估計的各種熱載子植入所需的能量。此外，圖8A和圖9A示出CHE植入，圖8B和9B示出DAHC植入。
對於矽來說，與CHE植入相比DAHC植入所造成的退化更為嚴重。這是由於雖然矽中不發生碰撞而被加速的載子(例如電子)極少，但是矽的帶隙小且容易產生雪崩擊穿的緣故。由於雪崩擊穿，能夠越過閘極絕緣層的勢壘的電子數增加，所以DAHC植入的概率易於超過CHE植入的概率。
對於In-Ga-Zn-O類氧化物半導體來說，CHE植入所需的能量與矽的情況差不多，即CHE植入的概率低。另外，從帶隙寬度來看DAHC植入所需的能量與CHE植入所需的能量大致相同。
也就是說，CHE植入及DAHC植入的概率都較低，與矽相比，In-Ga-Zn-O類氧化物半導體的對熱載子退化的耐性高。
但是，In-Ga-Zn-O類氧化物半導體的帶隙與作為高耐壓材料而受到矚目的碳化矽(SiC)大致相同。圖10A和10B示出4H-SiC的各種熱載子植入所需的能量。另外，圖10A示出CHE植入的情況，圖10B示出DAHC植入的情況。在CHE植入中，In-Ga-Zn-O類氧化物半導體的臨界值略高，可以說較為有利。
藉由上述說明可知：與矽相比，In-Ga-Zn-O類氧化物半導體的對熱載子退化的耐性及對源極電極-汲極電極間的損壞性的耐性非常高。另外，還可以說In-Ga-Zn-O類氧化物半導體能夠獲得不遜色於碳化矽的耐壓性。 <使用氧化物半導體的電晶體中的短通道效應>
接著，使用圖11及圖12對使用氧化物半導體的電晶體中的短通道效應進行說明。另外，在以下說明中，假定為理想的狀態以便於理解，所以不能說其全部都反映了實際的狀態。注意，以下說明只不過是一個考察而已。
短通道效應是指伴隨電晶體的微型化(通道長度(L)的縮小)的電特性退化的明顯化。短通道效應是由於汲極電極效應影響至源極電極而引起的。作為短通道效應的具體例子，可以舉出臨界值電壓的下降、S值的增大及洩漏電流的增大等。
這裏，利用裝置模擬對能夠抑制短通道效應的結構進行驗證。具體地，準備四種載子濃度及氧化物半導體層的厚度不同的模型，確認通道長度(L)與臨界值電壓(Vth)的關係。作為模型，採用底閘極結構的電晶體，將氧化物半導體的載子濃度設定為1.7×10^-8/cm³或1.0×10¹⁵/cm³，並將氧化物半導體層的厚度設定為1μm或30nm。另外，採用In-Ga-Zn-O類氧化物半導體作為氧化物半導體，並採用100nm厚的氧氮化矽膜作為閘極絕緣層。假定氧化物半導體的帶隙為3.15eV、電子親和力(χ)為4.3eV、相對介電常數為15且電子遷移率為10cm²/Vs。並假設氧氮化矽膜的相對介電常數為4.0。使用矽穀科技公司(Silvaco Data Systems LTD)製造的裝置仿真系統“Atlas”進行算術。
另外，頂閘極結構與底閘極結構的算術結果沒有太大差別。
圖11及圖12示出算術結果。圖11示出載子濃度為1.7×10^-8/cm³時的情況，圖12示出載子濃度為1.0×10¹⁵/cm³時的情況。在圖11及圖12中示出以通道長度(L)為10μm的電晶體為基準，當將通道長度從10μm變換到1μm時的臨界值電壓(Vth)的變化量(△Vth)。如圖11所示，氧化物半導體的載子濃度為1.7×10^-8/cm³，當氧化物半導體層的厚度為1μm時，臨界值電壓的變化量(△Vth)為-3.6V。另外，如圖11所示，氧化物半導體層的載子濃度為1.7×10^-8/cm³，當氧化物半導體層的厚度為30nm時，臨界值電壓的變化量(△Vth)為-2.0V。另外，如圖12所示，氧化物半導體的載子濃度為1.0×10¹⁵/cm³，當氧化物半導體層的厚度為1μm時，臨界值電壓的變化量(△Vth)為-3.6V。另外，如圖12所示，氧化物半導體層的載子濃度為1.0×10¹⁵/cm³，當氧化物半導體層的厚度為30nm時，臨界值電壓的變化量(△Vth)為-2.0V。由該結果可知：在使用氧化物半導體的電晶體中，藉由減薄氧化物半導體層的厚度可以抑制短通道效應。例如，當通道長度(L)為1μm時，即便是載子濃度充分大的氧化物半導體層，只要將其厚度設定為約30nm，就能夠充分地抑制短通道效應。 <載子濃度>
所揭露的發明的技術方案是藉由充分地降低氧化物半導體層中的載子濃度，來使氧化物半導體層趨近本征(i型)。以下，參照圖13及圖14對載子濃度的求法及實際測定的載子的濃度進行說明。
首先，簡單地說明載子濃度的求法。可以藉由製造MOS電容器並對MOS電容器的CV測定結果(CV特性)進行評價來求出載子濃度。
明確而言，可以藉由以下步驟求出載子濃度N_d的大小：首先，獲得表示MOS電容器的閘極電壓Vg與電容C的關係的C-V特性，由該C-V特性獲得表示閘極電壓Vg與(1/C)²的關係的圖表，利用該圖表求出弱反相區中的(1/C)²的微分值，並將該微分值代入到公式(1)來求出載子濃度N_d的大小。另外，在公式(1)中，e為元電荷，ε₀為真空的介電常數，ε為氧化物半導體的相對介電常數。
接著，對使用上述方法實際測定的載子濃度進行說明。在該測定中使用利用以下方法形成的樣品(MOS電容器)：在玻璃基板上形成300nm厚的鈦膜，在鈦膜上形成100nm厚的氮化鈦膜，在該氮化鈦膜上形成2μm厚的使用In-Ga-Zn-O類氧化物半導體的氧化物半導體層，並在氧化物半導體層上形成300nm厚的銀膜。另外，利用使用含有In、Ga及Zn的用來形成氧化物半導體膜的靶材(In：Ga：Zn=1：1：0.5[原子比])的濺射法來形成氧化物半導體層。另外，作為氧化物半導體層的成膜氣圍使用氬和氧的混合氣圍(流量比為Ar：O₂=30(sccm)：15(sccm))。
圖13示出C-V特性，圖14示出Vg與(1/C)²的關係。根據圖14的弱反相區中的(1/C)²的微分值利用公式(1)求出的載子濃度為6.0×10¹⁰/cm³。
如此，藉由使用被i型化或實質上被i型化的氧化物半導體(例如，載子濃度低於1×10¹²/cm³，最好為1×10¹¹/cm³或以下)，可以獲得具有有利的截止電流特性的電晶體。
以上所述本實施例所示的結構、方法等可以適當地與其它的實施例所示的結構、方法等組合使用。實施例2
在本實施例中，使用圖15A至15F對安裝有根據之前的實施例獲得的半導體裝置的電子設備的例子進行說明。根據之前的實施例獲得的半導體裝置具有現有的半導體裝置所沒有的有利特性。為此，利用該半導體裝置可以提供新穎結構的電子設備。另外，藉由將根據之前的實施例的半導體裝置集成安裝到電路基板等上而將其安裝到各電子設備的內部。
圖15A是具有根據之前的實施例的半導體裝置的筆記本型個人電腦，其由主體301、外殼302、顯示部303及鍵盤部304等構成。藉由將根據所揭露的發明的半導體裝置用於個人電腦，可以提供具有有利性能的個人電腦。
圖15B是具有根據之前的實施例的半導體裝置的可攜式資訊終端(PDA)，其主體311設置有顯示部313、外部介面315及操作按鈕314等。另外，作為操作用的附件有指示筆312。藉由將根據所揭露的發明的半導體裝置用於可攜式資訊終端(PDA)，可以提供具有有利性能的可攜式資訊終端(PDA)。
在圖15C中，作為具有根據之前的實施例的半導體裝置的電子紙的一個例子示出電子書320。電子書320由外殼321及外殼323兩個外殼構成。外殼321及外殼323藉由軸部337成為一體，並且可以以該軸部337為軸進行開閉動作。藉由該種結構，可以將電子書320如紙張書籍那樣地使用。
外殼321安裝有顯示部325，外殼323安裝有顯示部327。顯示部325及顯示部327可以顯示連續影像，又可顯示不同影像。藉由採用顯示不同的影像的結構，例如可以在右邊的顯示部(圖15C中的顯示部325)顯示文章，而在左邊的顯示部(圖15C中的顯示部327)顯示影像。
另外，圖15C中示出外殼321中具備操作部等的例子。例如，外殼321具備電源331、操作鍵333、揚聲器335等。可以利用操作鍵333進行翻頁。另外，還可以採用在與外殼的顯示部相同的面上還具有鍵盤或定位裝置等的結構。另外，也可以採用在外殼的背面或側面具備外部連接用端子(耳機端子、USB端子或可與AC適配器及USB電纜等的各種電纜連接的端子等)、記錄媒體插入部等的結構。再者，電子書320也可以具有電子詞典的功能。
此外，電子書320也可以採用以無線方式收發資訊的結構。藉由無線通信，可以從電子書伺服器購買和下載想要的書籍資料等。
另外，電子紙可以用於所有領域的資訊顯示。例如，除了電子書之外，還可以將電子紙用於海報、電車等交通工具的車廂廣告、信用卡等各種卡片中的顯示等。藉由將根據所揭露的發明的半導體裝置用於電子紙，可以提供具有有利性能的電子紙。
圖15D是具有根據之前的實施例的半導體裝置的行動電話機。該行動電話機由外殼340及外殼341兩個外殼構成。外殼341具有顯示面板342、揚聲器343、麥克風344、定位裝置346、相機用鏡頭347及外部連接端子348等。另外，外殼340具有進行該行動電話機的充電的太陽能電池元件349、外部記憶體插槽350等。此外，天線內置於外殼341的內部。
顯示面板342具有觸摸面板的功能，圖15D使用虛線示出由影像顯示的多個操作鍵345。另外，該行動電話機安裝有升壓電路，該升壓電路將由太陽能電池元件349輸出的電壓升壓至各電路所需的電壓。另外，還可以採用在上述結構的基礎上內置非接觸IC晶片、小型記錄裝置等的結構。
顯示面板342根據使用方式適當地改變顯示的方向。另外，由於在與顯示面板342同一面上具備相機用透鏡347，所以可以進行可視電話。揚聲器343及麥克風344不僅用於聲音通話，還能夠用於可見通話、錄音、重放等。再者，外殼340和外殼341可以藉由滑動從圖15D所示的展開狀態變為重疊狀態，由此能夠實現適於攜帶的小型化。
外部連接端子348可以與AC整流器及如USB纜線等的各種纜線連接，從而可以進行充電及資料通信。另外，藉由將記錄媒體插入外部記憶體插槽350，可以應對更大量資料的儲存及移動。另外，還可以在上述功能的基礎上具有紅外線通信功能及電視接收功能等。藉由將根據所揭露的發明的半導體裝置用於行動電話機，可以提供具有有利性能的行動電話機。
圖15E是具有根據之前的實施例的半導體裝置的數位相機。該數位相機由主體361、顯示部(A)367、目鏡部363、操作開關364、顯示部(B)365及電池366等構成。藉由將根據所揭露的發明的半導體裝置用於數位相機，可以提供具有有利性能的數位相機。
圖15F是具有根據之前的實施例的半導體裝置的電視機。在電視機370中，外殼371安裝有顯示部373。利用顯示部373可以顯示影像。此外，在此示出利用支架375支撐外殼371的結構。
可以藉由利用外殼371所具備的操作開關、另行提供的遙控器380進行電視機370的操作。藉由利用遙控器380所具備的操作鍵379，可以進行頻道、音量的操作，並可以對在顯示部373所顯示的影像進行操作。此外，也可以採用在遙控器380中設置顯示從該遙控器380輸出的資訊的顯示部377的結構。
另外，電視機370最好採用具備接收機、數據機等的結構。藉由利用接收機可以接收一般的電視廣播。另外，藉由數據機連接到有線或無線方式的通信網路，還可以進行單向(從發送者到接收者)或雙向(在發送者和接收者之間或在接收者之間等)的資訊通信。藉由將根據所揭露的發明的半導體裝置用於電視機，可以提供具有有利性能的電視機。
本實施例所示的結構、方法等可以適當地與其它的實施例所示的結構、方法等組合使用。範例
在本範例中，藉由根據所揭露的發明的一個方式的高密度電漿處理確認到導電層被氧化的狀態。下面對其進行詳細說明。
在本實施例中，在電源頻率為2.45GHz，壓力為500Pa的條件下利用氧和氬的混合氣體激發電漿，並利用該電漿進行導電層的處理。另外，藉由以下三個條件對處理時間與氧化區厚度的關係進行了考察，即：處理時間分別為1分(60秒)、3分(180秒)及10分(600秒)。
作為導電層，分別準備了形成在玻璃基板上的鈦膜及形成在玻璃基板上的鋁膜。另外，分別將基板溫度設定為300℃、325℃並進行上述電漿處理。即，使用以下四個條件對處理時間與氧化區厚度的關係進行了考察：基板溫度為300℃的鈦膜；基板溫度為325℃的鈦膜；基板溫度為300℃的鋁膜；基板溫度為325℃的鋁膜。
圖16示出考察結果。由圖16可知，與鋁相比鈦的氧化速度快。此外，鈦的氧化速度的溫度依賴性較大而鋁的氧化速度的溫度依賴性較小。並且，在鋁中，氧化區的厚度有以短時間飽和的傾向。
上述任一材料都能獲得具有充分的厚度(5nm以上)的氧化區以抑制閘極電極與源極電極或汲極電極之間的短路。
與通常的利用電漿處理的氧化處理相比，藉由應用本實施例所示的利用高密度電漿的氧化處理，可以減輕對氧化物半導體層的損傷並減少起因於氧缺損的定域能階。也就是說，可以進一步提高氧化物半導體層的特性。
另外，藉由上述處理，在源極電極或汲極電極的一部分(尤其是相當於側面的部分)上形成氧化區，從而可以防止閘極電極與源極電極或汲極電極之間的短路。
根據以上說明可以認為所揭露的發明的一個方式對使用氧化物半導體的電晶體的可靠性及其它特性的提高極為有效。
100‧‧‧基板
102‧‧‧絕緣層
104a‧‧‧氧化物半導體層
106a‧‧‧源極電極或汲極電極
106b‧‧‧源極電極或汲極電極
108a‧‧‧絕緣層
108b‧‧‧絕緣層
110‧‧‧氧化區
112‧‧‧閘極絕緣層
114‧‧‧閘極電極
116‧‧‧層間絕緣層
118‧‧‧層間絕緣層
150‧‧‧電晶體

权利要求:
Claims (16)
[1] 一種半導體裝置，包括：氧化物半導體層；連接到該氧化物半導體層的源極電極和汲極電極；閘極絕緣膜；以及鄰近該氧化物半導體層的閘極電極，該閘極絕緣膜位在該閘極電極與該氧化物半導體層之間，其中，該氧化物半導體層包括奈米晶體，該奈米晶體尺寸大於或等於1 nm且小於或等於20 nm，且其中，該氧化物半導體層的氫濃度為小於或等於5×10¹⁹/cm³。
[2] 如申請專利範圍第1項的半導體裝置，其中，該氧化物半導體層包含鎵和鋅。
[3] 如申請專利範圍第1項的半導體裝置，其中，該奈米晶體在該氧化物半導體層中對準。
[4] 一種半導體裝置，包含：氧化物半導體層；連接到該氧化物半導體層的源極電極和汲極電極；閘極絕緣膜；以及鄰近該氧化物半導體層的閘極電極，該閘極絕緣膜位在該閘極電極與該氧化物半導體層之間，其中，該氧化物半導體層包括奈米晶體，該奈米晶體尺寸大於或等於1 nm且小於或等於20 nm，且其中，該氧化物半導體層的載子濃度為小於或等於1×10¹²/cm³。
[5] 如申請專利範圍第4項的半導體裝置，其中，該氧化物半導體層包含鎵和鋅。
[6] 如申請專利範圍第4項的半導體裝置，其中，該奈米晶體在該氧化物半導體層中對準。
[7] 一種半導體裝置，包含：氧化物半導體層；連接到該氧化物半導體層的源極電極和汲極電極；閘極絕緣膜；以及鄰近該氧化物半導體層的閘極電極，該閘極絕緣膜位在該閘極電極與該氧化物半導體層之間，其中，該氧化物半導體層包括奈米晶體，其中，該奈米晶體的c軸實質上與該氧化物半導體層的表面垂直，且其中，該氧化物半導體層的氫濃度為小於或等於5×10¹⁹/cm³。
[8] 如申請專利範圍第7項的半導體裝置，其中，該氧化物半導體層包含鎵和鋅。
[9] 如申請專利範圍第7項的半導體裝置，其中，該氧化物半導體層包括電各向異性，以致於在與該氧化物半導體層的該表面平行的方向上的導電性與在與該氧化物半導體層的該表面垂直的方向上的導電性不同。
[10] 一種半導體裝置，包含：氧化物半導體層；連接到該氧化物半導體層的源極電極和汲極電極；閘極絕緣膜；以及鄰近該氧化物半導體層的閘極電極，該閘極絕緣膜位在該閘極電極與該氧化物半導體層之間，其中，該氧化物半導體層包括奈米晶體，其中，該奈米晶體的c軸實質上與該氧化物半導體層的表面垂直，且其中，該氧化物半導體層的載子濃度為小於或等於1×10¹²/cm³。
[11] 如申請專利範圍第10項的半導體裝置，其中，該氧化物半導體層包含鎵和鋅。
[12] 如申請專利範圍第10項的半導體裝置，其中，該氧化物半導體層包括電各向異性，以致於在與該氧化物半導體層的該表面平行的方向上的導電性與在與該氧化物半導體層的該表面垂直的方向上的導電性不同。
[13] 一種半導體裝置，包含：氧化物半導體層；連接到該氧化物半導體層的源極電極和汲極電極；在該源極電極和汲極電極的每一者的側表面上的氧化區；閘極絕緣膜；以及鄰近該氧化物半導體層的閘極電極，該閘極絕緣膜位在該閘極電極與該氧化物半導體層之間，其中，該源極電極和該汲極電極包括導電材料，且其中，該氧化區包括該導電材料。
[14] 如申請專利範圍第13項的半導體裝置，其中，該氧化物半導體層包含鎵和鋅。
[15] 如申請專利範圍第13項的半導體裝置，其中，該氧化物半導體層的氫濃度為小於或等於5×10¹⁹/cm³。
[16] 如申請專利範圍第13項的半導體裝置，其中，該氧化物半導體層的載子濃度為小於或等於1×10¹²/cm³。

类似技术:

公开号 | 公开日 | 专利标题

JP6675432B2|2020-04-01|半導体装置

JP6363761B2|2018-07-25|半導体装置

同族专利:

公开号 | 公开日

US8410002B2|2013-04-02|

US20130153895A1|2013-06-20|

US8742544B2|2014-06-03|

KR20200090956A|2020-07-29|

JP2015084457A|2015-04-30|

JP6325146B2|2018-05-16|

KR20170080725A|2017-07-10|

JP2018129531A|2018-08-16|

KR20180135115A|2018-12-19|

KR101799265B1|2017-11-20|

US20140264327A1|2014-09-18|

JP2016048802A|2016-04-07|

TW201138105A|2011-11-01|

KR101761097B1|2017-07-25|

WO2011058866A1|2011-05-19|

KR20180099923A|2018-09-05|

JP2011124556A|2011-06-23|

US20180269330A1|2018-09-20|

JP6007267B2|2016-10-12|

KR101787353B1|2017-10-19|

JP2015165603A|2015-09-17|

TWI478346B|2015-03-21|

US9219162B2|2015-12-22|

KR20120084783A|2012-07-30|

JP6091553B2|2017-03-08|

KR102037048B1|2019-10-29|

US20210184048A1|2021-06-17|

KR20130029126A|2013-03-21|

KR20170122297A|2017-11-03|

JP6675432B2|2020-04-01|

JP2017005282A|2017-01-05|

JP2013077858A|2013-04-25|

KR20190121405A|2019-10-25|

US10056494B2|2018-08-21|

KR101895561B1|2018-09-07|

TWI508290B|2015-11-11|

US20200127139A1|2020-04-23|

KR101931206B1|2018-12-21|

JP5693157B2|2015-04-01|

JP2016086182A|2016-05-19|

US20110114943A1|2011-05-19|

JP5985034B2|2016-09-06|

JP5378615B2|2013-12-25|

JP2022009810A|2022-01-14|

US20160111552A1|2016-04-21|

US10944010B2|2021-03-09|

JP6971347B2|2021-11-24|

US10516055B2|2019-12-24|

KR102138547B1|2020-07-28|

JP2020092285A|2020-06-11|

JP2017135415A|2017-08-03|

引用文献:

公开号 | 申请日 | 公开日 | 申请人 | 专利标题

JPH0244259B2|1987-02-24|1990-10-03|Kagaku Gijutsucho Mukizaishitsu Kenkyushocho||

EP0530834B1|1991-09-05|1996-12-04|Casio Computer Company Limited|Thin-film transistor and method of manufacturing the same|

US5334859A|1991-09-05|1994-08-02|Casio Computer Co., Ltd.|Thin-film transistor having source and drain electrodes insulated by an anodically oxidized film|

EP0544069B1|1991-11-26|1997-11-12|Casio Computer Company Limited|Thin-film transistor panel and method of manufacturing the same|

JP3094610B2|1991-12-13|2000-10-03|カシオ計算機株式会社|薄膜トランジスタの製造方法|

JP3947575B2|1994-06-10|2007-07-25|Ｈｏｙａ株式会社|導電性酸化物およびそれを用いた電極|

JP3479375B2|1995-03-27|2003-12-15|科学技術振興事業団|亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法|

KR100394896B1|1995-08-03|2003-11-28|코닌클리케 필립스 일렉트로닉스 엔.브이.|투명스위칭소자를포함하는반도체장치|

JP3625598B2|1995-12-30|2005-03-02|三星電子株式会社|液晶表示装置の製造方法|

TW565719B|1998-03-13|2003-12-11|Toshiba Corp|Manufacturing method of array substrate for display device|

JP2000026119A|1998-07-09|2000-01-25|Hoya Corp|透明導電性酸化物薄膜を有する物品及びその製造方法|

JP4170454B2|1998-07-24|2008-10-22|Ｈｏｙａ株式会社|透明導電性酸化物薄膜を有する物品及びその製造方法|

JP2000150861A|1998-11-16|2000-05-30|Tdk Corp|酸化物薄膜|

JP3276930B2|1998-11-17|2002-04-22|科学技術振興事業団|トランジスタ及び半導体装置|

JP2000174280A|1998-12-02|2000-06-23|Matsushita Electric Ind Co Ltd|絶縁ゲート型トランジスタおよびその製造方法|

TW460731B|1999-09-03|2001-10-21|Ind Tech Res Inst|Electrode structure and production method of wide viewing angle LCD|

JP4089858B2|2000-09-01|2008-05-28|国立大学法人東北大学|半導体デバイス|

KR20020038482A|2000-11-15|2002-05-23|모리시타 요이찌|박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널|

JP3997731B2|2001-03-19|2007-10-24|富士ゼロックス株式会社|基材上に結晶性半導体薄膜を形成する方法|

JP2002289859A|2001-03-23|2002-10-04|Minolta Co Ltd|薄膜トランジスタ|

JP4090716B2|2001-09-10|2008-05-28|雅司川崎|薄膜トランジスタおよびマトリクス表示装置|

JP3925839B2|2001-09-10|2007-06-06|シャープ株式会社|半導体記憶装置およびその試験方法|

WO2003040441A1|2001-11-05|2003-05-15|Japan Science And Technology Agency|Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film|

JP4083486B2|2002-02-21|2008-04-30|独立行政法人科学技術振興機構|ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法|

CN1445821A|2002-03-15|2003-10-01|三洋电机株式会社|ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法|

JP3933591B2|2002-03-26|2007-06-20|淳二城戸|有機エレクトロルミネッセント素子|

US7339187B2|2002-05-21|2008-03-04|State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University|Transistor structures|

US7189992B2|2002-05-21|2007-03-13|State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University|Transistor structures having a transparent channel|

JP2004022625A|2002-06-13|2004-01-22|Murata Mfg Co Ltd|半導体デバイス及び該半導体デバイスの製造方法|

US7105868B2|2002-06-24|2006-09-12|Cermet, Inc.|High-electron mobility transistor with zinc oxide|

JP4164562B2|2002-09-11|2008-10-15|独立行政法人科学技術振興機構|ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ|

US7067843B2|2002-10-11|2006-06-27|E. I. Du Pont De Nemours And Company|Transparent oxide semiconductor thin film transistors|

JP4166105B2|2003-03-06|2008-10-15|シャープ株式会社|半導体装置およびその製造方法|

JP2004273732A|2003-03-07|2004-09-30|Sharp Corp|アクティブマトリクス基板およびその製造方法|

JP4108633B2|2003-06-20|2008-06-25|シャープ株式会社|薄膜トランジスタおよびその製造方法ならびに電子デバイス|

US7262463B2|2003-07-25|2007-08-28|Hewlett-Packard Development Company, L.P.|Transistor including a deposited channel region having a doped portion|

JP4997688B2|2003-08-19|2012-08-08|セイコーエプソン株式会社|電極、薄膜トランジスタ、電子回路、表示装置および電子機器|

GB0326387D0|2003-11-12|2003-12-17|Nokia Corp|Fitness coach|

JP4478038B2|2004-02-27|2010-06-09|株式会社半導体理工学研究センター|半導体装置及びその製造方法|

EP2413366B1|2004-03-12|2017-01-11|Japan Science And Technology Agency|A switching element of LCDs or organic EL displays|

US7145174B2|2004-03-12|2006-12-05|Hewlett-Packard Development Company, Lp.|Semiconductor device|

US7297977B2|2004-03-12|2007-11-20|Hewlett-Packard Development Company, L.P.|Semiconductor device|

US7282782B2|2004-03-12|2007-10-16|Hewlett-Packard Development Company, L.P.|Combined binary oxide semiconductor device|

US7211825B2|2004-06-14|2007-05-01|Yi-Chi Shih|Indium oxide-based thin film transistors and circuits|

US7626665B2|2004-08-31|2009-12-01|Tohoku University|Copper alloys and liquid-crystal display device|

JP2006100760A|2004-09-02|2006-04-13|Casio Comput Co Ltd|薄膜トランジスタおよびその製造方法|

US7285501B2|2004-09-17|2007-10-23|Hewlett-Packard Development Company, L.P.|Method of forming a solution processed device|

US7298084B2|2004-11-02|2007-11-20|3M Innovative Properties Company|Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes|

AU2005302963B2|2004-11-10|2009-07-02|Cannon Kabushiki Kaisha|Light-emitting device|

US7453065B2|2004-11-10|2008-11-18|Canon Kabushiki Kaisha|Sensor and image pickup device|

US7863611B2|2004-11-10|2011-01-04|Canon Kabushiki Kaisha|Integrated circuits utilizing amorphous oxides|

US7601984B2|2004-11-10|2009-10-13|Canon Kabushiki Kaisha|Field effect transistor with amorphous oxide active layer containing microcrystals and gate electrode opposed to active layer through gate insulator|

US7791072B2|2004-11-10|2010-09-07|Canon Kabushiki Kaisha|Display|

US7829444B2|2004-11-10|2010-11-09|Canon Kabushiki Kaisha|Field effect transistor manufacturing method|

WO2006051995A1|2004-11-10|2006-05-18|Canon Kabushiki Kaisha|Field effect transistor employing an amorphous oxide|

US7579224B2|2005-01-21|2009-08-25|Semiconductor Energy Laboratory Co., Ltd.|Method for manufacturing a thin film semiconductor device|

US7858451B2|2005-02-03|2010-12-28|Semiconductor Energy Laboratory Co., Ltd.|Electronic device, semiconductor device and manufacturing method thereof|

US7948171B2|2005-02-18|2011-05-24|Semiconductor Energy Laboratory Co., Ltd.|Light emitting device|

US20060197092A1|2005-03-03|2006-09-07|Randy Hoffman|System and method for forming conductive material on a substrate|

US8681077B2|2005-03-18|2014-03-25|Semiconductor Energy Laboratory Co., Ltd.|Semiconductor device, and display device, driving method and electronic apparatus thereof|

US7544967B2|2005-03-28|2009-06-09|Massachusetts Institute Of Technology|Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications|

US7645478B2|2005-03-31|2010-01-12|3M Innovative Properties Company|Methods of making displays|

US8300031B2|2005-04-20|2012-10-30|Semiconductor Energy Laboratory Co., Ltd.|Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element|

JP2006344849A|2005-06-10|2006-12-21|Casio Comput Co Ltd|薄膜トランジスタ|

US7402506B2|2005-06-16|2008-07-22|Eastman Kodak Company|Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby|

US7691666B2|2005-06-16|2010-04-06|Eastman Kodak Company|Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby|

US7507618B2|2005-06-27|2009-03-24|3M Innovative Properties Company|Method for making electronic devices using metal oxide nanoparticles|

KR100711890B1|2005-07-28|2007-04-25|삼성에스디아이 주식회사|유기 발광표시장치 및 그의 제조방법|

JP2007059128A|2005-08-23|2007-03-08|Canon Inc|有機ｅｌ表示装置およびその製造方法|

JP4560502B2|2005-09-06|2010-10-13|キヤノン株式会社|電界効果型トランジスタ|

JP5116225B2|2005-09-06|2013-01-09|キヤノン株式会社|酸化物半導体デバイスの製造方法|

JP4850457B2|2005-09-06|2012-01-11|キヤノン株式会社|薄膜トランジスタ及び薄膜ダイオード|

JP2007073705A|2005-09-06|2007-03-22|Canon Inc|酸化物半導体チャネル薄膜トランジスタおよびその製造方法|

JP2007073704A|2005-09-06|2007-03-22|Canon Inc|半導体薄膜|

JP4280736B2|2005-09-06|2009-06-17|キヤノン株式会社|半導体素子|

JP5064747B2|2005-09-29|2012-10-31|株式会社半導体エネルギー研究所|半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法|

EP1995787A3|2005-09-29|2012-01-18|Semiconductor Energy Laboratory Co, Ltd.|Semiconductor device having oxide semiconductor layer and manufacturing method therof|

JP5078246B2|2005-09-29|2012-11-21|株式会社半導体エネルギー研究所|半導体装置、及び半導体装置の作製方法|

JP5037808B2|2005-10-20|2012-10-03|キヤノン株式会社|アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置|

CN101707212B|2005-11-15|2012-07-11|株式会社半导体能源研究所|半导体器件及其制造方法|

JP5376750B2|2005-11-18|2013-12-25|出光興産株式会社|半導体薄膜、及びその製造方法、並びに薄膜トランジスタ、アクティブマトリックス駆動表示パネル|

US7998372B2|2005-11-18|2011-08-16|Idemitsu Kosan Co., Ltd.|Semiconductor thin film, method for manufacturing the same, thin film transistor, and active-matrix-driven display panel|

US7867636B2|2006-01-11|2011-01-11|Murata Manufacturing Co., Ltd.|Transparent conductive film and method for manufacturing the same|

JP4977478B2|2006-01-21|2012-07-18|三星電子株式会社|ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法|

US7576394B2|2006-02-02|2009-08-18|Kochi Industrial Promotion Center|Thin film transistor including low resistance conductive thin films and manufacturing method thereof|

JP5015473B2|2006-02-15|2012-08-29|財団法人高知県産業振興センター|薄膜トランジスタアレイ及びその製法|

US7977169B2|2006-02-15|2011-07-12|Kochi Industrial Promotion Center|Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof|

KR20070101595A|2006-04-11|2007-10-17|삼성전자주식회사|ＺｎＯＴＦＴ|

US20070252928A1|2006-04-28|2007-11-01|Toppan Printing Co., Ltd.|Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof|

JP2007311404A|2006-05-16|2007-11-29|Fuji Electric Holdings Co Ltd|薄膜トランジスタの製造方法|

JP2008013848A|2006-06-08|2008-01-24|Tokyo Electron Ltd|成膜装置及び成膜方法|

JP5028033B2|2006-06-13|2012-09-19|キヤノン株式会社|酸化物半導体膜のドライエッチング方法|

KR20080006316A|2006-07-12|2008-01-16|삼성전자주식회사|유기 박막 트랜지스터와 그의 제조 방법|

JP5328083B2|2006-08-01|2013-10-30|キヤノン株式会社|酸化物のエッチング方法|

JP4609797B2|2006-08-09|2011-01-12|Ｎｅｃ液晶テクノロジー株式会社|薄膜デバイス及びその製造方法|

JP4404881B2|2006-08-09|2010-01-27|日本電気株式会社|薄膜トランジスタアレイ、その製造方法及び液晶表示装置|

JP4999400B2|2006-08-09|2012-08-15|キヤノン株式会社|酸化物半導体膜のドライエッチング方法|

JP4332545B2|2006-09-15|2009-09-16|キヤノン株式会社|電界効果型トランジスタ及びその製造方法|

JP5164357B2|2006-09-27|2013-03-21|キヤノン株式会社|半導体装置及び半導体装置の製造方法|

JP4274219B2|2006-09-27|2009-06-03|セイコーエプソン株式会社|電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置|

US7622371B2|2006-10-10|2009-11-24|Hewlett-Packard Development Company, L.P.|Fused nanocrystal thin film semiconductor and method|

US7511343B2|2006-10-12|2009-03-31|Xerox Corporation|Thin film transistor|

JP5116290B2|2006-11-21|2013-01-09|キヤノン株式会社|薄膜トランジスタの製造方法|

US7772021B2|2006-11-29|2010-08-10|Samsung Electronics Co., Ltd.|Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays|

JP2008140684A|2006-12-04|2008-06-19|Toppan Printing Co Ltd|カラーｅｌディスプレイおよびその製造方法|

EP2101346A4|2006-12-28|2015-11-18|Ulvac Inc|METHOD FOR FORMING WIRING FILM, TRANSISTOR, AND ELECTRONIC DEVICE|

KR101303578B1|2007-01-05|2013-09-09|삼성전자주식회사|박막 식각 방법|

KR100787464B1|2007-01-08|2007-12-26|삼성에스디아이 주식회사|박막 트랜지스터, 및 그 제조방법|

US8207063B2|2007-01-26|2012-06-26|Eastman Kodak Company|Process for atomic layer deposition|

KR101410926B1|2007-02-16|2014-06-24|삼성전자주식회사|박막 트랜지스터 및 그 제조방법|

JP5337347B2|2007-02-28|2013-11-06|株式会社半導体エネルギー研究所|半導体装置、半導体装置の作製方法|

KR100851215B1|2007-03-14|2008-08-07|삼성에스디아이 주식회사|박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치|

JP4727684B2|2007-03-27|2011-07-20|富士フイルム株式会社|薄膜電界効果型トランジスタおよびそれを用いた表示装置|

JP5197058B2|2007-04-09|2013-05-15|キヤノン株式会社|発光装置とその作製方法|

WO2008126879A1|2007-04-09|2008-10-23|Canon Kabushiki Kaisha|Light-emitting apparatus and production method thereof|

US7633164B2|2007-04-10|2009-12-15|Tohoku University|Liquid crystal display device and manufacturing method therefor|

JP2008270313A|2007-04-17|2008-11-06|Matsushita Electric Ind Co Ltd|半導体記憶素子|

US7795613B2|2007-04-17|2010-09-14|Toppan Printing Co., Ltd.|Structure with transistor|

KR101325053B1|2007-04-18|2013-11-05|삼성디스플레이 주식회사|박막 트랜지스터 기판 및 이의 제조 방법|

KR20080094300A|2007-04-19|2008-10-23|삼성전자주식회사|박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이|

KR101334181B1|2007-04-20|2013-11-28|삼성전자주식회사|선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법|

WO2008133345A1|2007-04-25|2008-11-06|Canon Kabushiki Kaisha|Oxynitride semiconductor|

JP5043499B2|2007-05-02|2012-10-10|財団法人高知県産業振興センター|電子素子及び電子素子の製造方法|

KR20080099084A|2007-05-08|2008-11-12|삼성전자주식회사|박막 트랜지스터 및 그 제조 방법|

US8748879B2|2007-05-08|2014-06-10|Idemitsu Kosan Co., Ltd.|Semiconductor device, thin film transistor and a method for producing the same|

JP5121299B2|2007-05-09|2013-01-16|アルティアムサービシズリミテッドエルエルシー|液晶表示装置|

KR101345376B1|2007-05-29|2013-12-24|삼성전자주식회사|ＺｎＯ 계 박막 트랜지스터 및 그 제조방법|

JP5196467B2|2007-05-30|2013-05-15|東京エレクトロン株式会社|半導体装置の製造方法、半導体製造装置及び記憶媒体|

JP5364293B2|2007-06-01|2013-12-11|株式会社半導体エネルギー研究所|表示装置の作製方法およびプラズマｃｖｄ装置|

JP2009016782A|2007-06-04|2009-01-22|Tokyo Electron Ltd|成膜方法及び成膜装置|

US7935964B2|2007-06-19|2011-05-03|Samsung Electronics Co., Ltd.|Oxide semiconductors and thin film transistors comprising the same|

KR101402189B1|2007-06-22|2014-06-02|삼성전자주식회사|Ｚｎ 산화물계 박막 트랜지스터 및 Ｚｎ 산화물의 식각용액|

KR20090002841A|2007-07-04|2009-01-09|삼성전자주식회사|산화물 반도체, 이를 포함하는 박막 트랜지스터 및 그 제조방법|

JP2009032794A|2007-07-25|2009-02-12|Semiconductor Energy Lab Co Ltd|半導体装置及びその作製方法|

JP5388500B2|2007-08-30|2014-01-15|株式会社半導体エネルギー研究所|半導体装置の作製方法|

KR100902313B1|2007-09-27|2009-06-12|국민대학교산학협력단|다층의 전하저장층을 가지는 플로팅 게이트, 플로팅게이트의 제조방법, 이를 이용한 비휘발성 메모리 장치 및그 제조방법|

JP2009130209A|2007-11-26|2009-06-11|Fujifilm Corp|放射線撮像素子|

JP5213422B2|2007-12-04|2013-06-19|キヤノン株式会社|絶縁層を有する酸化物半導体素子およびそれを用いた表示装置|

JP5215158B2|2007-12-17|2013-06-19|富士フイルム株式会社|無機結晶性配向膜及びその製造方法、半導体デバイス|

WO2009093625A1|2008-01-23|2009-07-30|Idemitsu Kosan Co., Ltd.|電界効果型トランジスタ及びその製造方法、それを用いた表示装置、並びに半導体装置|

JP2009206508A|2008-01-31|2009-09-10|Canon Inc|薄膜トランジスタ及び表示装置|

JP5467728B2|2008-03-14|2014-04-09|富士フイルム株式会社|薄膜電界効果型トランジスタおよびその製造方法|

JP4555358B2|2008-03-24|2010-09-29|富士フイルム株式会社|薄膜電界効果型トランジスタおよび表示装置|

JP2009231664A|2008-03-25|2009-10-08|Idemitsu Kosan Co Ltd|電界効果トランジスタ及びその製造方法|

KR100946560B1|2008-03-28|2010-03-11|하이디스 테크놀로지 주식회사|박막트랜지스터의 제조방법|

JP2009267399A|2008-04-04|2009-11-12|Fujifilm Corp|半導体装置，半導体装置の製造方法，表示装置及び表示装置の製造方法|

JP2009253204A|2008-04-10|2009-10-29|Idemitsu Kosan Co Ltd|酸化物半導体を用いた電界効果型トランジスタ及びその製造方法|

JP5325446B2|2008-04-16|2013-10-23|株式会社日立製作所|半導体装置及びその製造方法|

KR101461127B1|2008-05-13|2014-11-14|삼성디스플레이 주식회사|반도체 장치 및 이의 제조 방법|

US9082857B2|2008-09-01|2015-07-14|Semiconductor Energy Laboratory Co., Ltd.|Semiconductor device comprising an oxide semiconductor layer|

KR101644406B1|2008-09-12|2016-08-01|가부시키가이샤 한도오따이 에네루기 켄큐쇼|표시 장치|

CN102150191B|2008-09-12|2013-07-24|株式会社半导体能源研究所|显示装置|

JP4623179B2|2008-09-18|2011-02-02|ソニー株式会社|薄膜トランジスタおよびその製造方法|

KR102246123B1|2008-09-19|2021-04-30|가부시키가이샤 한도오따이 에네루기 켄큐쇼|표시 장치|

KR102275487B1|2008-09-19|2021-07-12|가부시키가이샤 한도오따이 에네루기 켄큐쇼|반도체장치|

WO2010038820A1|2008-10-03|2010-04-08|Semiconductor Energy Laboratory Co., Ltd.|Display device|

EP2172977A1|2008-10-03|2010-04-07|Semiconductor Energy Laboratory Co., Ltd.|Display device|

JP5552753B2|2008-10-08|2014-07-16|ソニー株式会社|薄膜トランジスタおよび表示装置|

JP5451280B2|2008-10-09|2014-03-26|キヤノン株式会社|ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置|

JP5361651B2|2008-10-22|2013-12-04|株式会社半導体エネルギー研究所|半導体装置の作製方法|

JP5616012B2|2008-10-24|2014-10-29|株式会社半導体エネルギー研究所|半導体装置の作製方法|

WO2010047288A1|2008-10-24|2010-04-29|Semiconductor Energy Laboratory Co., Ltd.|Method for manufacturing semiconductordevice|

EP2180518B1|2008-10-24|2018-04-25|Semiconductor Energy Laboratory Co, Ltd.|Method for manufacturing semiconductor device|

KR101667909B1|2008-10-24|2016-10-28|가부시키가이샤 한도오따이 에네루기 켄큐쇼|반도체장치의 제조방법|

US8741702B2|2008-10-24|2014-06-03|Semiconductor Energy Laboratory Co., Ltd.|Method for manufacturing semiconductor device|

CN103700704B|2008-11-07|2017-07-11|株式会社半导体能源研究所|半导体器件|

JP5185838B2|2009-01-05|2013-04-17|カシオ計算機株式会社|薄膜トランジスタの製造方法|

US8247276B2|2009-02-20|2012-08-21|Semiconductor Energy Laboratory Co., Ltd.|Thin film transistor, method for manufacturing the same, and semiconductor device|

JP5564331B2|2009-05-29|2014-07-30|株式会社半導体エネルギー研究所|半導体装置の作製方法|

KR101470811B1|2009-09-16|2014-12-09|가부시키가이샤 한도오따이 에네루기 켄큐쇼|반도체 장치|

KR101928721B1|2009-09-16|2018-12-13|가부시키가이샤 한도오따이 에네루기 켄큐쇼|반도체 장치|

KR20210048594A|2009-10-08|2021-05-03|가부시키가이샤 한도오따이 에네루기 켄큐쇼|반도체 장치|

MY163862A|2009-10-30|2017-10-31|Semiconductor Energy Lab|Logic circuit and semiconductor device|

WO2011058913A1|2009-11-13|2011-05-19|Semiconductor Energy Laboratory Co., Ltd.|Semiconductor device and manufacturing method thereof|

KR101931206B1|2009-11-13|2018-12-21|가부시키가이샤 한도오따이 에네루기 켄큐쇼|반도체 장치 및 그 제작 방법|

US8441010B2|2010-07-01|2013-05-14|Semiconductor Energy Laboratory Co., Ltd.|Semiconductor device|

US8634228B2|2010-09-02|2014-01-21|Semiconductor Energy Laboratory Co., Ltd.|Driving method of semiconductor device|

KR102125593B1|2013-02-13|2020-06-22|가부시키가이샤 한도오따이 에네루기 켄큐쇼|프로그래머블 로직 디바이스 및 반도체 장치|US6381706B1|1998-10-20|2002-04-30|Ecrix Corporation|Fine granularity rewrite method and apparatus for data storage device|

US6367047B1|1998-10-20|2002-04-02|Ecrix|Multi-level error detection and correction technique for data storage recording device|

US6307701B1|1998-10-20|2001-10-23|Ecrix Corporation|Variable speed recording method and apparatus for a magnetic tape drive|

US6246551B1|1998-10-20|2001-06-12|Ecrix Corporation|Overscan helical scan head for non-tracking tape subsystems reading at up to 1X speed and methods for simulation of same|

US6367048B1|1998-11-16|2002-04-02|Mcauliffe Richard|Method and apparatus for logically rejecting previously recorded track residue from magnetic media|

US6308298B1|1998-11-16|2001-10-23|Ecrix Corporation|Method of reacquiring clock synchronization on a non-tracking helical scan tape device|

US6421805B1|1998-11-16|2002-07-16|Exabyte Corporation|Rogue packet detection and correction method for data storage device|

MY163862A|2009-10-30|2017-10-31|Semiconductor Energy Lab|Logic circuit and semiconductor device|

KR101931206B1|2009-11-13|2018-12-21|가부시키가이샤 한도오따이 에네루기 켄큐쇼|반도체 장치 및 그 제작 방법|

WO2011058913A1|2009-11-13|2011-05-19|Semiconductor Energy Laboratory Co., Ltd.|Semiconductor device and manufacturing method thereof|

KR102183102B1|2009-11-27|2020-11-25|가부시키가이샤 한도오따이 에네루기 켄큐쇼|반도체 장치 및 반도체 장치의 제작방법|

KR102241766B1|2009-12-04|2021-04-19|가부시키가이샤 한도오따이 에네루기 켄큐쇼|반도체 장치 및 그 제조 방법|

WO2011068037A1|2009-12-04|2011-06-09|Semiconductor Energy Laboratory Co., Ltd.|Semiconductor device and manufacturing method thereof|

WO2011068028A1|2009-12-04|2011-06-09|Semiconductor Energy Laboratory Co., Ltd.|Semiconductor element, semiconductor device, and method for manufacturing the same|

KR101511076B1|2009-12-08|2015-04-10|가부시키가이샤 한도오따이 에네루기 켄큐쇼|반도체 장치 및 그 제작 방법|

WO2011074590A1|2009-12-17|2011-06-23|Semiconductor Energy Laboratory Co., Ltd.|Semiconductor device, measurement apparatus, and measurement method of relative permittivity|

WO2011132625A1|2010-04-23|2011-10-27|Semiconductor Energy Laboratory Co., Ltd.|Manufacturing method of semiconductor device|

US9103724B2|2010-11-30|2015-08-11|Semiconductor Energy Laboratory Co., Ltd.|Semiconductor device comprising photosensor comprising oxide semiconductor, method for driving the semiconductor device, method for driving the photosensor, and electronic device|

WO2012077682A1|2010-12-08|2012-06-14|シャープ株式会社|半導体装置および表示装置|

JP5912467B2|2010-12-10|2016-04-27|株式会社半導体エネルギー研究所|光電変換回路及び表示装置|

JP5189674B2|2010-12-28|2013-04-24|出光興産株式会社|酸化物半導体薄膜層を有する積層構造、積層構造の製造方法、薄膜トランジスタ及び表示装置|

US8987728B2|2011-03-25|2015-03-24|Semiconductor Energy Laboratory Co., Ltd.|Semiconductor device and method of manufacturing semiconductor device|

CN102760697B|2011-04-27|2016-08-03|株式会社半导体能源研究所|半导体装置的制造方法|

US9093539B2|2011-05-13|2015-07-28|Semiconductor Energy Laboratory Co., Ltd.|Semiconductor device and method for manufacturing the same|

US20120298998A1|2011-05-25|2012-11-29|Semiconductor Energy Laboratory Co., Ltd.|Method for forming oxide semiconductor film, semiconductor device, and method for manufacturing semiconductor device|

US8952377B2|2011-07-08|2015-02-10|Semiconductor Energy Laboratory Co., Ltd.|Semiconductor device and manufacturing method thereof|

US9287405B2|2011-10-13|2016-03-15|Semiconductor Energy Laboratory Co., Ltd.|Semiconductor device comprising oxide semiconductor|

KR20130046357A|2011-10-27|2013-05-07|가부시키가이샤 한도오따이 에네루기 켄큐쇼|반도체 장치|

JP6059968B2|2011-11-25|2017-01-11|株式会社半導体エネルギー研究所|半導体装置、及び液晶表示装置|

JP6050662B2|2011-12-02|2016-12-21|株式会社半導体エネルギー研究所|半導体装置及び半導体装置の作製方法|

WO2013094547A1|2011-12-23|2013-06-27|Semiconductor Energy Laboratory Co., Ltd.|Semiconductor device and method for manufacturing the same|

US20130207111A1|2012-02-09|2013-08-15|Semiconductor Energy Laboratory Co., Ltd.|Semiconductor device, display device including semiconductor device, electronic device including semiconductor device, and method for manufacturing semiconductor device|

JP6016455B2|2012-05-23|2016-10-26|株式会社半導体エネルギー研究所|半導体装置|

US9059219B2|2012-06-27|2015-06-16|Semiconductor Energy Laboratory Co., Ltd.|Semiconductor device and method for manufacturing semiconductor device|

JP6006558B2|2012-07-17|2016-10-12|株式会社半導体エネルギー研究所|半導体装置及びその製造方法|

JP6059501B2|2012-10-17|2017-01-11|株式会社半導体エネルギー研究所|半導体装置の作製方法|

KR102290247B1|2013-03-14|2021-08-13|가부시키가이샤 한도오따이 에네루기 켄큐쇼|반도체 장치와 그 제작 방법|

JP6376788B2|2013-03-26|2018-08-22|株式会社半導体エネルギー研究所|半導体装置およびその作製方法|

KR102166898B1|2014-01-10|2020-10-19|삼성디스플레이 주식회사|박막 트랜지스터 표시판 및 그 제조 방법|

DE112015001024T5|2014-02-28|2016-12-22|Semiconductor Energy Laboratory Co., Ltd.|Eine Halbleitervorrichtung, eine Anzeigevorrichtung, die die Halbleitervorrichtung umfasst, ein Anzeigemodul, das die Anzeigevorrichtung umfasst und ein elektronisches Gerät, das die Halbleitervorrichtung, die Anzeigevorrichtung oder das Anzeigemodul umfasst|

US9780226B2|2014-04-25|2017-10-03|Semiconductor Energy Laboratory Co., Ltd.|Semiconductor device and manufacturing method thereof|

US10043913B2|2014-04-30|2018-08-07|Semiconductor Energy Laboratory Co., Ltd.|Semiconductor film, semiconductor device, display device, module, and electronic device|

KR102293862B1|2014-09-15|2021-08-25|삼성전자주식회사|반도체 소자의 제조 방법|

WO2016042433A1|2014-09-19|2016-03-24|Semiconductor Energy Laboratory Co., Ltd.|Method for manufacturing semiconductor device|

JP6705663B2|2015-03-06|2020-06-03|株式会社半導体エネルギー研究所|半導体装置およびその作製方法|

JP2016225602A|2015-03-17|2016-12-28|株式会社半導体エネルギー研究所|半導体装置およびその作製方法|

WO2016166635A1|2015-04-13|2016-10-20|株式会社半導体エネルギー研究所|半導体装置およびその作製方法|

CN106409919A|2015-07-30|2017-02-15|株式会社半导体能源研究所|半导体装置以及包括该半导体装置的显示装置|

JP6851166B2|2015-10-12|2021-03-31|株式会社半導体エネルギー研究所|半導体装置の作製方法|

TW202127481A|2015-10-30|2021-07-16|日商半導體能源研究所股份有限公司|電容器、半導體裝置、模組以及電子裝置的製造方法|

JP6736222B2|2017-01-16|2020-08-05|住友重機械工業株式会社|減速装置及び回転体の熱処理方法|

JP6451897B1|2017-09-11|2019-01-16|凸版印刷株式会社|表示装置及び表示装置基板|

法律状态:

优先权:

申请号 | 申请日 | 专利标题

JP2009260368||2009-11-13||

[返回顶部]